ＰＩＣ内蔵ＭＳＳＰモジュール基本ルーチン群のまとめ

ＰＩＣ内蔵ＭＳＳＰ制御方法詳細

＜お断わり＞
これは書きかけです、当局版ＭＳＳＰ制御プログラムを作成するに当たって、ＰＩＣマニュアルからの当局自己解釈です。
この解釈を基にした上記ＭＳＳＰプログラムは一応動作はしているようですが、素人解釈に付き間違っている場合もあります


１．Ｉ２Ｃマスターモードの概要

（１）Ｉ２Ｃバスラインの概要
　　電源ラインに中抵抗（１０Ｋオーム程度）によるプルアップされた、２本線で構成されている
　　それぞれはＳＣＬ（シリアルクロックライン）とＳＤＡ(シリアルデータライン）と呼ばれる。
　　この２本線をバスラインとし、送信開始と終了を司る「マスタ」デバイスとマスタの指示に呼応する「スレーブ」デバイスがある。
　　マスタは基本的に単独(注１)、スレーブは複数存在でき、「スレーブアドレス」で識別される。
　　プルアップ抵抗が概ね３Ｋオーム以下の低抵抗となると、Ｉ２Ｃバスがうまく動作しない事がある
　　よって、プルアップ抵抗付きのデバイスを複数Ｉ２Ｃバスに接続する場合、注意が必要
　　データは双方向シリアル転送で、基本は１バイト単位で送受され、送信はｍｓｂから始まり、ｌｓｂで終了
　　データを送受信している最中は、１つのマスタと１つのスレーブでバスを使用し、他のスレーブは静観しています。
　　バスはＶＤＤ電位の時Ｈ１（Ｈ）、ＧＮＤ電位の時Ｌ（０）と見なされる正論理

（２）データ通信の基本的な概要

　　１）ＳＤＡラインとＳＣＬライン
　　　ＳＣＬ＝１の時、ＳＤＡ電位を偏位させると、スタート・ストップ他等の特殊なＩ２Ｃバス命令と見なされる
　　　ＳＣＬ＝０の時、ＳＤＡ電位を偏位させても、基本的に問題無い

　　２）データビットの基本
　　　送受信されるデータビットは９ｂｉｔが１つの基本の様です。（スタート・ストップコンディションを除く）
　　　最初の８ｂｉｔはデータそのもので、９ｂｉｔ目はＡＣＫビットあるいはＮＡＣＫビットとして機能します。
　　　ＡＣＫビットは肯定応答で、「了解した」とか「受信した」とかの意味になるようです。
　　　ＮＡＣＫビットは否定応答で、「受信できない」「送信データは無い」とかの意味になるようです。
　　　この９ビットのかたまりで基本の１バイトの送受信を行います。

　　３）送受信される基本の１バイト（注２）
　　　１バイトのデータは、「Ｉ２Ｃアドレス」と「Ｉ２Ｃデータ」に大別されます。
　　　どちらも送受信に於いて、ＳＳＰ１ＢＵＦレジスタに格納され（し）ます。
　　　ａ）Ｉ２Ｃアドレス
　　　　ｂｉｔ７－ｂｉｔ１の７ビットはスレーブ側の識別アドレスとして使用し、マスタ側にアドレスは存在しません。
　　　　ｂｉｔ０はＲ／Ｗビットとして意味を持ち、
　　　　マスタがスレーブに送信する場合は、Ｒ／Ｗ＝０
　　　　マスタが受信し、スレーブに送信させる場合は、Ｒ／Ｗ＝１としてアドレスコールの時に一緒にマスタが送ります。
　　　　例えば、当局のＭＳＳＰ関数を使用してマスタ側を構築した場合、
　　　　スレーブに対してマスタがアドレス７ＣＨを送信すると、このアドレスは３ＥＨ＋Ｒ／Ｗ＝０と言う事になり、
　　　　３ＥＨのＩ２Ｃアドレスのスレーブは次に送信されるＩ２Ｃデータを受信します。
　　　　スレーブに対してマスタがアドレス７ＤＨを送信すると、このアドレスは３ＥＨ＋Ｒ／Ｗ＝１と言う事になり、
　　　　３ＥＨのＩ２ＣアドレスのスレーブはマスタへＩ２Ｃデータを送信します。
　　　ｂ）Ｉ２Ｃデータ
　　　　受信成功の場合、ＳＳＰ１ＢＵＦレジスタに格納されています。
　　　　これを読みだせば良いだけです


　　４）１バイト送信の基本バス操作
　　　①バス・レディ　何もしていない時の基本状態、この状態からスタートし、通信終了後これにもどる
　　　　ＳＤＡ＝１
　　　　ＳＣＬ＝１
　　　②スタート条件発令　マスタが行う
　　　　ＳＤＡ＝１　→　ＳＤＡ＝０
　　　　ＳＣＬ＝１のまま
　　　③データビット設定準備　マスタはＳＣＬ＝０としてから、ＳＤＡのデータビットを設定する
　　　　ＳＤＡ＝Ｘ　１ｏｒ０　自由に変更可
　　　　ＳＣＬ＝０
　　　④データビットの確定　マスタはＳＣＬ＝１とし、スレーブはＳＤＡビットを自身のシフトレジスタに取り込む
　　　　ＳＤＡ＝Ｘ（データバイトのｂｉｔ７）
　　　　ＳＣＬ＝１

　　　　③～④を繰り返す（データの６ｂｉｔ～７ｂｉｔ）

　　　③データビット設定準備　マスタはＳＣＬ＝０としてから、ＳＤＡのデータビットを設定する
　　　　ＳＤＡ＝Ｘ　１ｏｒ０　自由に変更可
　　　　ＳＣＬ＝０
　　　④データビットの確定　マスタはＳＣＬ＝１とし、スレーブはＳＤＡビットを自身のシフトレジスタに取り込む
　　　　ＳＤＡ＝Ｘ（データバイトのｂｉｔ０）
　　　　ＳＣＬ＝１

　　　⑤／ＡＣＫ受信　マスタはＳＣＬ＝０としてから、ＳＤＡ＝１とする
　　　　　　　　　　　スレーブは１バイト分のビットデータを受信したなら、ＳＤＡ＝０とする（／ＡＣＫ送信）
　　　　　　　　　　　マスタは自身がＳＤＡ＝１としたにも関わらず、ＳＤＡ＝０となった事を確認（／ＡＣＫ受信）
　　　　ＳＤＡ＝０
　　　　ＳＣＬ＝０
　　　⑥／ＡＣＫ解除　マスタはＳＣＬ＝１としてから、ＳＣＬ＝０とする
　　　　　　　　　　　スレーブはＳＣＬの１クロックを確認すると、／ＡＣＫを解除する
　　　　ＳＤＡ＝０
　　　　ＳＣＬ＝１　→　ＳＣＬ＝０
　　　⑦送信終了準備　マスタはＳＣＬ＝０としてから、ＳＤＡビットを０とし、その後ＳＣＬ＝１とする
　　　　　　　　　　　／ＡＣＫ処理にて、すでにＳＣＬ＝０になっている
　　　　ＳＤＡ＝０
　　　　ＳＣＬ＝０　→　ＳＣＬ＝１
　　　⑧ストップ条件発令　マスタはＳＣＬ＝１としてから、ＳＤＡビットを１とする
　　　　ＳＤＡ＝０　→　ＳＤＡ＝１
　　　　ＳＣＬ＝１
　　　⑨バス・レディ
　　　　ＳＤＡ＝１
　　　　ＳＣＬ＝１


注１)マスタの複数存在
　　実際、マスタは複数存在できる様です。
　　それにより、複数のマスタがバス上の複数のスレーブを多重支配可能なようです。
　　バスの調停等、話が面倒になるので、ここでは複数マスタは扱いません
　　ここで記載のＭＳＳＰルーチンも複数マスタに対応していません。

注２）Ｉ２Ｃアドレス
　　アドレス指定は７ｂｉｔアドレスと１０ｂｉｔアドレスが存在する様ですが、ここでは７ｂｉｔアドレスのみを扱います




２．Ｉ２Ｃスレーブモードの概要

（１）Ｉ２Ｃバスラインを常時見ているＭＳＳＰスレーブハードウエア
　　ＭＳＳＰはバスラインを監視し、何かが起こるとＳＳＰ１ＩＦビットをセットし、割り込みを発生させます。
　　そして、各種フラグを通してスレーブソフトウエアにＩ２Ｃバスに何が起きたのかを知らせます。
　　ＭＳＳＰハードウエアはスレーブソフトウエアにとって優秀なＩ２Ｃ執事と言う事になります。　(^^ゞ
　　スレーブソフトはその執事の言葉（各種フラグ）を把握し、それに対する適切な指示を出す事が重要です。
　　当局版スレーブソフト（ＡＳＭ版）はそれらを実行するために、やってはいけないジャンプ命令を多用しています。
　　ただ、多少は見易くするために、Ｉ２Ｃ進行に合わせた階層構造の形態を何とか保っていますが・・・　(-_-;)
　　その階層間の移動発令はＩＳＲ（割り込みルーチン）が指示する事になっています。

（２）データ通信の基本的な概要

　　１）Ｉ２Ｃデータの進行（流れ）

　　　ａ）Ｉ２Ｃデータ
　　　　Ｉ２Ｃデータは１バイトのデータで、Ｉ２Ｃクロックの９ビットで構成されています。
　　　　Ｉ２ＣデータはＳＳＰ１ＢＵＦに格納したり、されたりして使用します
　　　　送信する場合はその１バイトデータをＳＳＰ１ＢＵＦに格納してやります
　　　　受信した場合はその１バイトデータはＳＳＰ１ＢＵＦに格納されています。

　　　ｂ）Ｉ２Ｃデータのスレーブから見た受信
　　　　①マスタがスタートコンディション生成
　　　　②全てのスレーブはスタートを認知
　　　　③マスタがＩ２Ｃデータとしてスレーブアドレス１バイトを送信
　　　　④スレーブはそのデータを一応受信、自分のＩ２ＣアドレスならばＡＣＫ応答、違うならば無視
　　　　⑤マスタはスレーブの応答を確認すると、Ｉ２Ｃデータを送信
　　　　⑥スレーブはデータを受信し応答
　　　　⑦マスタはスレーブの応答を確認すると、次のデータ送信かストップコンディション生成
　　　　⑧スレーブは次のＩ２Ｃデータ受信するか、ストップコンディション検知でアイドルに移行し通信終了

　　　ｂ）Ｉ２Ｃデータのスレーブから見た送信
　　　　①マスタがスタートコンディション生成
　　　　②全てのスレーブはスタートを認知
　　　　③マスタがＩ２Ｃデータとしてスレーブアドレス１バイトを送信
　　　　④スレーブはそのデータを一応受信、自分のＩ２ＣアドレスならばＡＣＫ応答、違うならば無視
　　　　⑤マスタはスレーブの応答を確認すると、Ｉ２Ｃデータ受信待ち
　　　　⑥スレーブはデータを送信、マスタは受信
　　　　⑦マスタは受信完了のＡＣＫ応答、終了ならばＮＡＣＫ送信後ストップコンディション生成
　　　　⑧スレーブはＡＣＫ応答を感知すると次のＩ２Ｃデータ送信する、ＮＡＣＫの場合ストップ待ち
　　　　　ストップコンディション検知でアイドルに移行し通信終了

　　　ｃ）リスタートについて
　　　　①ＮＡＣＫ受信の時、マスタからストップが来ないまま、リスタートがくる場合がある
　　　　　その場合、通常のスタート同様アドレス受信可能状態を取っておく
　　　　　事実上スレーブにとって、ＮＡＣＫもＳＴＯＰも同じ対応を取る事となる
　　　　　リスタートの場合、アドレスは変わらないが、Ｒ／Ｗが変わっている事が多い（当局比）


　　２）ＭＳＳＰの動作と各種フラグ（注３）

　　　ａ）受信待ち（アイドル運転中）
　　　　一見何もしていないように見えますが、アイドル中のＭＳＳＰはＩ２Ｃバスを常時監視しています。
　　　　この時点で各種フラグはＯＦＦになっていなければなりません。
　　　　自動でＯＮとなるフラグも、手動でＯＦＦにしなければならない事も多いので注意が必要です

　　　ｂ）スタートおよびストップコンディション検出割り込み
　　　　Ｉ２Ｃ通信の「始まり」と「終わり」の検出で、ＳＳＰ１ＳＴＡＴレジスタにあります
　　　　当局版スレーブソフト（Ｖ０．２）は、いちいち対応が面倒なので、スタートビットをチェックしていません
　　　　もちろんストップビットのチェックは必須です。
　　　　Ｓ：スタートビット　１＝検出された、０＝検出されない
　　　　Ｐ：ストップビット　１＝検出された、０＝検出されない
　　　　共にＭＳＳＰをリセットしないとクリアされないので注意が必要です
　　　　これはＳＳＰ１ＣＯＮ１ＳＳＰＥＮビットをセットしてやる、１動作だけでＳ・Ｐ共にクリアされるようです。

　　　ｃ）スレーブアドレスあるいはＩ２Ｃデータの受信
　　　　ＭＳＳＰは自身のアドレスを受信すると、そのアドレスはＳＳＰ１ＢＵＦレジスタに格納、
　　　　Ｒ／ＷビットはＳＳＰ１Ｒ／Ｗビットへ格納し、(これでスレーブ側はその後データ受信かデータ送信かが決まる)
　　　　マスタに／ＡＣＫを返信し、クロック閉鎖を行い、ＳＳＰ１ＩＦをセットし、割り込み発生させる
　　　　スレーブ（ソフト）はＳＳＰ１ＩＦをクリアし、送受信の準備をする
　　　　①受信の場合
　　　　　スレーブがクロック開放するとマスタはＩ２Ｃデータを送信、
　　　　　ＭＳＳＰは受信データをＳＳＰ１ＢＵＦに格納し、
　　　　　／ＡＣＫを返信、クロック閉鎖、ＳＳＰ１ＩＦをセットし割り込み発生させる
　　　　　スレーブはＳＳＰ１ＢＵＦからデータ読み出し、ＳＳＰ１ＩＦをクリアする
　　　　　スレーブがクロック開放すると、マスタは次のデータ送信かストップコンディションを送信
　　　　　スレーブはそれらの検出待ちをする
　　　　②送信の場合
　　　　　スレーブは送信するデータを準備し、準備が出来たらＳＳＰ１ＢＵＦに格納
　　　　　スレーブがクロック開放すると、マスタはＳＳＰ１ＢＵＦに格納されたデータ１バイトを読み込む
　　　　　マスタからの／ＡＣＫを受信した場合、ＭＳＳＰはクロック閉鎖しＳＳＰ１ＩＦセットし割り込み発生させる
　　　　　その場合、スレーブは次のデータ送信の準備をし・・・と、繰り返しとなる
　　　　　マスタからのＮＡＣＫを受信した場合、ＭＳＳＰはクロック閉鎖を掛けない
　　　　　スレーブはＮＡＣＫを検出したら、ＭＳＳＰをリセットしアイドル状態にし、リスタートやストップに備える
　　　　　マスタはその後すぐにストップコンディション或いはリスタートコンディションを送信してくる

　　３）重要なフラグ（スレーブモード目線）
　　　　文字ばかりでは無く、マニュアルのタイミング表を見る方が一目で解ります。

　　　ａ）ＰＩＲ１：ＳＳＰ１ＩＦ　割り込み発生フラグ
　　　　ＳＤＡ／ＳＣＬビットは９ビットで１単位となっています
　　　　そのため、ＭＳＳＰが９ビット目を処理されると同時にＳＳＰ１ＩＦはセットされ割り込み発生させます。
　　　　それと同時にＭＳＳＰはＣＫＰビットをクリアし、クロックストレッチをＯＮし、Ｉ２Ｃバス進行を一時停止させます。
　　　　この時にスレーブソフトは各種処理を行い、ＣＫＰビットをセットし、クロック開放しＩ２Ｃバス進行再開させます
　　　　これがスレーブモードプログラミングの基本的流れになります。
　　　　割り込み無くしてスレーブモードプログラムは成立しません。
　　　　その他にスタートコンディション、ストップコンディション発生でセットさせる事が出来ます。
　　　　そのため、スレーブソフトの一部はＩＳＲに常駐する事が必須となります。
　　　　この割り込みフラグはＭＳＳＰハードウエアがＯＮし、スレーブソフトがＯＦＦにします。

　　　ｂ）ＳＳＰ１ＣＯＮ１：ＣＫＰ　ＳＣＬ（Ｉ２Ｃクロック）開放制御ビット
　　　　ＣＫＰビットは’０’でＩ２Ｃのクロックを停止させ、Ｉ２Ｃバス進行を停止させます。
　　　　ＩＦビット同様にＡＣＫ送受信後にＭＳＳＰがＣＫＰ＝０としクロックストレッチをＯＮします。
　　　　ＣＫＰ＝１としクロックストレッチをＯＦＦにするのはスレーブソフトが行います。

　　　ｃ）ＳＳＰ１ＳＴＡＴ：Ｒ／Ｗ　読み書きビット情報
　　　　マスタが最初に送ってくるＩ２Ｃアドレスの１バイト中、０ビット目がこの情報元となっています
　　　　Ｒ／Ｗ＝０ならばマスタ送信なので、スレーブは続いてマスタから送信されてくるデータを受信します。
　　　　このビットはその後のスレーブの行動が決定される最初の分岐点となります。

　　　ｄ）ＳＳＰ１ＳＴＡＴ：Ｄ／Ａ　データ／アドレスビット
　　　　マスタから受信したＩ２Ｃデータ１バイトが、アドレスならば　Ｄ／Ａ＝０
　　　　マスタから受信したＩ２Ｃデータ１バイトが、通常データならば　Ｄ／Ａ＝１
　　　　マスタからのスタート／リスタート後の最初の１バイトがアドレスでその後のバイトが通常データです。
　　　　スレーブがいちいち調べなくとも、ＭＳＳＰが示してくれます。

　　　ｅ）ＳＳＰ１ＣＯＮ２：ＡＣＫＳＴＡＴ　肯定応答（ＡＣＫ）ステータスビット
　　　　スレーブが１バイト送信後、マスタからＡＣＫ返信を受信していた場合は、ＡＣＫＳＴＡＴ＝０
　　　　スレーブが１バイト送信後、マスタからＮＡＣＫ返信を受信していた場合は、ＡＣＫＳＴＡＴ＝１となります。
　　　　スレーブが１バイト送信後の次の行動に影響します。
　　　　ＡＣＫ受信の場合、マスタはさらにデータを要求しているので、スレーブは続けて送信します
　　　　ＮＡＣＫ受信の場合は、一応送信は終了となり、通常はその後マスタがＳＴＯＰを送信します。

　　　ｆ）ＳＳＰ１ＳＴＡＴ：Ｐ　ストップビット
　　　　マスタがストップコンディションを生成（ＳＴＯＰを送信）すると、Ｐ＝１となる。
　　　　これを検出したら通信終了なので、ＭＳＳＰをアイドル状態に移行させる。
　　　　ＰビットはＭＳＳＰをリセットする事でクリアされる。

　　　ｇ）ＳＳＰ１ＳＴＡＴ：Ｓ　スタートビット
　　　　マスタがスタートコンディションを生成（ＳＴＡＲＴ送信）すると、Ｓ＝１となる
　　　　これを検出しても、スレーブはそれ程やる事は無いので、当局版スレーブでは無視している
　　　　ＳビットはＭＳＳＰをリセットする事で、クリアされる
　　　　ストップビット検出でもクリアされる（多分）

　　　ｈ）ＳＳＰ１ＳＴＡＴ：ＢＦ　バッファフル　ステータスビット
　　　　ＳＳＰ１ＢＵＦレジスタの状態を示す
　　　　大事なフラグではあるが、スレーブモードではそれ程注目しなくても、通常は大丈夫なフラグ
　　　　当局版スレーブではチェックしていないが、マスタ版では送信確認のためポーリングしています。
　　　　スレーブではマスタからのＡＣＫ返信でスレーブからの送信が確認できる
　　　　本来ならば、ＢＦフラグで送信可能かチェックすべきだが・・・　してない　(^_^;)

　　４）スレーブ用設定ビット

　　　ａ）ＳＳＰ１ＣＯＮ１：ＳＳＰＭ　モード選択ビット　４ｂｉｔあります
　　　　①０１１０　Ｉ２Ｃスレーブモード、７ｂｉｔアドレス　通常これを選択
　　　　②０１１１　Ｉ２Ｃスレーブモード、７ｂｉｔアドレス、ＳＴＡＲＴとＳＴＯＰの割り込み有効にする
　　　　③０１１１　Ｉ２Ｃスレーブモード、１０ｂｉｔアドレス　
　　　　③１１１１　Ｉ２Ｃスレーブモード、１０ｂｉｔアドレス、ＳＴＡＲＴとＳＴＯＰの割り込み有効にする

　　　ｂ）ＳＳＰ１ＣＯＮ２：ＧＣＥＮ　ジェネラルコールイネーブルビット
　　　　Ｉ２Ｃジェネラルコールアドレス「００Ｈ」を受信した時に割り込み有効にするかどうか選択

　　　ｃ）ＳＳＰ１ＣＯＮ１：ＡＣＫＤＴ　肯定応答（ＡＣＫ）データビット
　　　　受信の最後に送信（返信）する９ビット目のビット内容
　　　　１＝ＮＡＣＫ、０＝ＡＣＫ　

　　　ｄ）ＳＳＰ１ＣＯＮ１：ＳＥＮ　クロックストレッチイネーブルビット
　　　　これは必ず有効にします
　　　　１＝スレーブ送受信の両方にクロックストレッチを有効にする
　　　　０＝クロックストレッチを無効にする

　　　ｅ）ＳＳＰ１ＡＤＤ　８ｂｉｔでスレーブアドレスを設定する
　　　　　最後のビット（ｂｉｔ０）は無視されます
　　　　　つまり、ｂｉｔ７－ｂｉｔ１での７ｂｉｔアドレスを指定します

　　　ｆ）ＰＩＥ１：ＳＳＰ１ＩＥ　ＭＳＳＰ割り込み設定ビット
　　　　　当然、ＳＳＰ１ＩＥ＝１にして、割り込み有効にしておきます


注３)スレーブ側Ｉ２Ｃアドレスとクロックストレッチ
　　　ここでは７ｂｉｔアドレスのみを扱います。
　　　さらにクロックストレッチ（クロック閉鎖）を行う事を前提とします