ＰＩＣ１６Ｆ１８３２６／１８３４６を使ってみた
ＰＩＣ１６Ｆ１８３２６／１８３４６の実験まとめ
ＰＩＣキットでも差し替えて使用可能なメモリ大容量（１４ピン／２０ピン）ＰＩＣです。
価格もそれほど高価では無いので、ＸＣ８での大きなプログラミングに対応できそうです。
と言うより、当局の様な素人が非効率的なＣプログラムをバンバン書いても大丈夫だぁ～
と言うのが本音です・・・ (^_^;)
従来のＰＩＣ１６Ｆ１８２３／１８２９との差異詳細について調べて行きます。
とは言っても、マニュアルが英文のため、何かと不明点が多いので・・・
分かった範囲内で追加記録していきます
記載内容については参考程度に見て下さいね、一切の動作保証はしません
参考文献
①ＰＩＣ１６Ｆ１８３２６／１８３４６マニュアル MicroChip
履歴一覧
システムクロック関連について
タイマ０（Ｔｉｍｅｒ０）について
ＰＩＣキットでも差し替えて使用可能なメモリ大容量（１４ピン／２０ピン）ＰＩＣです。
価格もそれほど高価では無いので、ＸＣ８での大きなプログラミングに対応できそうです。
と言うより、当局の様な素人が非効率的なＣプログラムをバンバン書いても大丈夫だぁ～
と言うのが本音です・・・ (^_^;)
従来のＰＩＣ１６Ｆ１８２３／１８２９との差異詳細について調べて行きます。
とは言っても、マニュアルが英文のため、何かと不明点が多いので・・・
分かった範囲内で追加記録していきます
記載内容については参考程度に見て下さいね、一切の動作保証はしません
参考文献
①ＰＩＣ１６Ｆ１８３２６／１８３４６マニュアル MicroChip
履歴一覧
システムクロック関連について
タイマ０（Ｔｉｍｅｒ０）について
ＰＩＣ１６Ｆ１８３２６／１８３４６ 補足事項
ＰＩＣ１６Ｆ１８２３／１８２９よりも内蔵モジュール類が高機能化されている様です。
同じＦ１シリーズな型番ですが、型番桁数も増え、別物と考えてもおかしくない位です。
もちろん詳細についてはマニュアルを参照してください
１．ＰＩＣ１６Ｆ１８３２６システムクロック設定関連
このシステムクロック関連モジュールは大きく変更となっています。
この修正点を把握しないとＰＩＣは起動すらしてくれません・・・
内部発振は８ＭＨＺから１６ＭＨＺとなり、２ｘＰＬＬが新設、これで３２ＭＨＺシステムクロックとできます。
４ｘＰＬＬも健在で、従来どうりＸ’ＴＡＬ発振で８ＭＨＺとして、４ｘＰＬＬで３２ＭＨＺにできます。
（１）コンフィグレーションワード
長年親しんできた？「ＦＯＳＣ」が廃止され、「ＣＳＷＥＮ」、「ＲＳＴＯＳＣ」、「ＦＥＸＴＯＳＣ」が新設
ＣＳＷＥＮ：クロックスイッチイネーブルビット
１＝ＮＯＳＣ（ニューＯＳＣ）とＮＤＩＶビットはユーザソフトで変更出来る
０＝ＮＯＳＣとＮＤＩＶ（ニューデバイダ）ビットはユーザソフトで変更できない
ＲＳＴＯＳＣ：ＣＯＳＣビット（カレントＯＳＣ）の電源投入時のデフォルト値
１１１＝ＦＥＸＴＯＳＣ設定ビットそのままの外部ＯＳＣで動作
１１０＝ＨＦＩＮＴＯＳＣ（１ＭＨＺ）で動作
１０１＝予約済み
１００＝ＬＦＩＮＴＯＳＣで動作
０１１＝ＳＯＳＣ（３２．７６８ＫＨＺ）で動作
０１０＝予約
００１＝ＦＥＸＴＯＳＣ設定ビット＋４ｘＰＬＬの外部ＯＳＣで動作
０００＝ＨＦＩＮＴＯＳＣ（３２ＭＨＺ）で動作
ＦＥＸＴＯＳＣ：外部発振器モード選択ビット
１１１＝ＥＣＨ ８ＭＨＺ以上の外部クロック
１１０＝ＥＣＭ １００ＫＨＺ～８ＭＨＺの外部クロック
１０１＝ＥＣＬ １００ＫＨＺ以下の外部クロック
１００＝ＯＦＦ
０１１＝
０１０＝ＨＳ ８ＭＨＺ以上の水晶発振器
００１＝ＸＴ １００ＫＨＺ～８ＭＨＺの水晶発振器
０００＝ＬＰ ３２．７６８ＫＨＺに最適化された水晶発振器
（２）ＳＦＲ(抜粋)
「ＯＳＣＣＯＮ１」、「ＯＳＣＣＯＮ２」、「ＯＳＣＣＯＮ３」、「ＯＳＣＳＴＡＴ１」、
「ＯＳＣＥＮ」、「ＯＳＣＦＲＱ」等のＳＦＲが新設されています・・・ (^_^;)
ＯＳＣＣＯＮ１：発振器制御レジスタ１
新たな発振器と分周器のクロックソースを設定します
各ビットの意味はマニュアルP87、TABLE6-1を参照
(参照マニュアル DS40001839A)
ｂｉｔ７ 未使用 ｒｅａｄ ａｓ ’０’
ｂｉｔ６－４ ＮＯＳＣ：ニューＯＳＣ動作要求ビット 表６－１を参照
ｂｉｔ３－０ ＮＤＩＶ：ニューデバイダ動作要求ビット 表６－２を参照
ＯＳＣＣＯＮ２：発振器制御レジスタ２
現在の発振器と分周器で読み出し専用
各ビットの意味はマニュアルP87、TABLE6-2を参照
(参照マニュアル DS40001839A)
ｂｉｔ７ 未使用 ｒｅａｄ ａｓ ’０’
ｂｉｔ６－４ ＣＯＳＣ：カレントＯＳＣ動作要求ビット 表６－１を参照
ｂｉｔ３－０ ＣＤＩＶ：カレントデバイダ動作要求ビット 表６－２を参照
表６-１ ＮＯＳＣ／ＮＯＳＣ クロックソース設定ビット
ＮＯＳＣ／ＣＯＳＣ クロック ソース
１１１ ＥＸＴＯＳＣ（注１）
１１０ ＨＦＩＮＴＯＳＣ（１ＭＨＺ）（注２）
１０１ Ｒｅｓｅｒｖｅｄ
１００ ＬＦＩＮＴＯＳＣ
０１１ ＳＯＳＣ
０１０ Ｒｅｓｅｒｖｅｄ
００１ ＥＸＴＯＳＣ with ４ｘＰＬＬ
０００ ＨＦＩＮＴＯＳＣ with ２ｘＰＬＬ
注１）ＥＸＴＯＳＣはコンフィグレーションビット「ＦＥＸＴＯＳＣ」で構成されます
注２）ＨＦＩＮＴＯＳＣは
表６－２ ＮＤＩＶ／ＣＤＩＶ クロック分周設定ビット
ＮＤＩＶ／ＣＤＩＶ クロックデバイダ
１１１１－１０１０ Ｒｅｓｅｒｖｅｄ
１００１ ５１２
１０００ ２５６
０１１１ １２８
０１１０ ６４
０１０１ ３２
０１００ １６
００１１ ８
００１０ ４
０００１ ２
００００ １
ＯＳＣＣＯＮ３：発振器制御レジスタ３
ＣＳＷＨＯＬＤ：クロックスイッチ ホールド ビット
１＝クロックスイッチはホールド（割り込みを伴う）、
ＮＯＳＣで選択された発振器がレディ状態になった時
０＝クロックの切り替えが始まる、ＮＯＳＣで選択された発振器がレディ状態になった時
ＳＯＳＣＰＷＲ：２次発振器電力モード選択ビット
１＝ハイパワーモード
０＝ローパワーモード
※ただしＳＯＳＣＢＥ＝１の場合、このビットは無視される
ＳＯＳＣＢＥ：２次発振器バイパスイネーブルビット
１＝２次発振器のＳＯＳＣＩは外部クロック入力（ＳＴバッファ）として構成されている
ＳＯＳＣＯピンは使われていない
０＝２次発振器はＳＯＳＣＯピンとＳＯＳＣＩピンとで、水晶発振器として構成
ＯＲＤＹ：発振器レディビット
１＝の場合、ＯＳＣＣＯＮ１＝ＯＳＣＣＯＮ２で、
現在のシステムクロックはＮＯＳＣで指定されたクロック
０＝クロックスイッチが進行中
ＮＯＳＣＲ：ニューオシレータ レディビット
１＝クロックスイッチは進行中であり、ＮＯＳＣで選択された発振器はレディ状態
０＝クロックスイッチは進行中では無いか、ＮＯＳＣで選択された発振器が未準備
ＯＳＣＥＮ：発振器マニュアルイネーブルレジスタ
ＥＸＴＯＥＮ：外部オシレータ手動要求
１＝ＥＸＴＯＳＣが明示的に有効、ＦＥＸＴＯＳＣで指定された動作をする
０＝ＥＸＴＯＳＣは別のモジュールで有効にする事が出来る（デフォルト）
ＨＦＯＥＮ：
１＝ＨＦＩＮＴＯＳＣが明示的にイネーブルされ、ＯＳＣＦＲＱで指定された動作をする
０＝ＨＦＩＮＴＯＳＣは他のモジュールによって有効にされる（デフォルト）
ＯＦＯＥＮ：
１＝ＬＦＩＮＴＯＳＣが明示的に有効となる
０＝ＬＦＩＮＴＯＳＣは他のモジュールによって有効になる（デフォルト）
ＳＯＳＣＥＮ：
１＝セカンダリオシレータ（タイマ１）が明示的に有効とされ、
ＳＯＳＣＢＥおよびＳＯＳＣＰＷＲで指定された動作をする（デフォルト）
０＝セカンダリオシレータは他のモジュールによって有効となる
ＡＤＯＥＮ：
１＝ＡＤＯＳＣが明示的に有効となる
０＝ＡＤＯＳＣが他のモジュールによって有効とされる（デフォルト）
ＯＳＣＦＲＱ：ＨＦＩＮＴＯＳＣ周波数選択レジスタ
ＨＦＦＲＱ〈３：０〉 Nominal Freq．(MHZ) ２ｘＰＬＬ Freq(MHZ)
(NOSC = 110) (NOSC = 000)
００００ １ Reserved
０００１ ２ Reserved
００１０ Reserved Reserved
００１１ ４ Reserved
０１００ ８ １６
０１０１ １２ ２４
０１１０ １６ ３２
０１１１ ３２ Reserved
１ｘｘｘ ３２ Reserved
ＰＩＣ１６Ｆ１８２３／１８２９よりも内蔵モジュール類が高機能化されている様です。
同じＦ１シリーズな型番ですが、型番桁数も増え、別物と考えてもおかしくない位です。
もちろん詳細についてはマニュアルを参照してください
１．ＰＩＣ１６Ｆ１８３２６システムクロック設定関連
このシステムクロック関連モジュールは大きく変更となっています。
この修正点を把握しないとＰＩＣは起動すらしてくれません・・・
内部発振は８ＭＨＺから１６ＭＨＺとなり、２ｘＰＬＬが新設、これで３２ＭＨＺシステムクロックとできます。
４ｘＰＬＬも健在で、従来どうりＸ’ＴＡＬ発振で８ＭＨＺとして、４ｘＰＬＬで３２ＭＨＺにできます。
（１）コンフィグレーションワード
長年親しんできた？「ＦＯＳＣ」が廃止され、「ＣＳＷＥＮ」、「ＲＳＴＯＳＣ」、「ＦＥＸＴＯＳＣ」が新設
ＣＳＷＥＮ：クロックスイッチイネーブルビット
１＝ＮＯＳＣ（ニューＯＳＣ）とＮＤＩＶビットはユーザソフトで変更出来る
０＝ＮＯＳＣとＮＤＩＶ（ニューデバイダ）ビットはユーザソフトで変更できない
ＲＳＴＯＳＣ：ＣＯＳＣビット（カレントＯＳＣ）の電源投入時のデフォルト値
１１１＝ＦＥＸＴＯＳＣ設定ビットそのままの外部ＯＳＣで動作
１１０＝ＨＦＩＮＴＯＳＣ（１ＭＨＺ）で動作
１０１＝予約済み
１００＝ＬＦＩＮＴＯＳＣで動作
０１１＝ＳＯＳＣ（３２．７６８ＫＨＺ）で動作
０１０＝予約
００１＝ＦＥＸＴＯＳＣ設定ビット＋４ｘＰＬＬの外部ＯＳＣで動作
０００＝ＨＦＩＮＴＯＳＣ（３２ＭＨＺ）で動作
ＦＥＸＴＯＳＣ：外部発振器モード選択ビット
１１１＝ＥＣＨ ８ＭＨＺ以上の外部クロック
１１０＝ＥＣＭ １００ＫＨＺ～８ＭＨＺの外部クロック
１０１＝ＥＣＬ １００ＫＨＺ以下の外部クロック
１００＝ＯＦＦ
０１１＝
０１０＝ＨＳ ８ＭＨＺ以上の水晶発振器
００１＝ＸＴ １００ＫＨＺ～８ＭＨＺの水晶発振器
０００＝ＬＰ ３２．７６８ＫＨＺに最適化された水晶発振器
（２）ＳＦＲ(抜粋)
「ＯＳＣＣＯＮ１」、「ＯＳＣＣＯＮ２」、「ＯＳＣＣＯＮ３」、「ＯＳＣＳＴＡＴ１」、
「ＯＳＣＥＮ」、「ＯＳＣＦＲＱ」等のＳＦＲが新設されています・・・ (^_^;)
ＯＳＣＣＯＮ１：発振器制御レジスタ１
新たな発振器と分周器のクロックソースを設定します
各ビットの意味はマニュアルP87、TABLE6-1を参照
(参照マニュアル DS40001839A)
ｂｉｔ７ 未使用 ｒｅａｄ ａｓ ’０’
ｂｉｔ６－４ ＮＯＳＣ：ニューＯＳＣ動作要求ビット 表６－１を参照
ｂｉｔ３－０ ＮＤＩＶ：ニューデバイダ動作要求ビット 表６－２を参照
ＯＳＣＣＯＮ２：発振器制御レジスタ２
現在の発振器と分周器で読み出し専用
各ビットの意味はマニュアルP87、TABLE6-2を参照
(参照マニュアル DS40001839A)
ｂｉｔ７ 未使用 ｒｅａｄ ａｓ ’０’
ｂｉｔ６－４ ＣＯＳＣ：カレントＯＳＣ動作要求ビット 表６－１を参照
ｂｉｔ３－０ ＣＤＩＶ：カレントデバイダ動作要求ビット 表６－２を参照
表６-１ ＮＯＳＣ／ＮＯＳＣ クロックソース設定ビット
ＮＯＳＣ／ＣＯＳＣ クロック ソース
１１１ ＥＸＴＯＳＣ（注１）
１１０ ＨＦＩＮＴＯＳＣ（１ＭＨＺ）（注２）
１０１ Ｒｅｓｅｒｖｅｄ
１００ ＬＦＩＮＴＯＳＣ
０１１ ＳＯＳＣ
０１０ Ｒｅｓｅｒｖｅｄ
００１ ＥＸＴＯＳＣ with ４ｘＰＬＬ
０００ ＨＦＩＮＴＯＳＣ with ２ｘＰＬＬ
注１）ＥＸＴＯＳＣはコンフィグレーションビット「ＦＥＸＴＯＳＣ」で構成されます
注２）ＨＦＩＮＴＯＳＣは
表６－２ ＮＤＩＶ／ＣＤＩＶ クロック分周設定ビット
ＮＤＩＶ／ＣＤＩＶ クロックデバイダ
１１１１－１０１０ Ｒｅｓｅｒｖｅｄ
１００１ ５１２
１０００ ２５６
０１１１ １２８
０１１０ ６４
０１０１ ３２
０１００ １６
００１１ ８
００１０ ４
０００１ ２
００００ １
ＯＳＣＣＯＮ３：発振器制御レジスタ３
ＣＳＷＨＯＬＤ：クロックスイッチ ホールド ビット
１＝クロックスイッチはホールド（割り込みを伴う）、
ＮＯＳＣで選択された発振器がレディ状態になった時
０＝クロックの切り替えが始まる、ＮＯＳＣで選択された発振器がレディ状態になった時
ＳＯＳＣＰＷＲ：２次発振器電力モード選択ビット
１＝ハイパワーモード
０＝ローパワーモード
※ただしＳＯＳＣＢＥ＝１の場合、このビットは無視される
ＳＯＳＣＢＥ：２次発振器バイパスイネーブルビット
１＝２次発振器のＳＯＳＣＩは外部クロック入力（ＳＴバッファ）として構成されている
ＳＯＳＣＯピンは使われていない
０＝２次発振器はＳＯＳＣＯピンとＳＯＳＣＩピンとで、水晶発振器として構成
ＯＲＤＹ：発振器レディビット
１＝の場合、ＯＳＣＣＯＮ１＝ＯＳＣＣＯＮ２で、
現在のシステムクロックはＮＯＳＣで指定されたクロック
０＝クロックスイッチが進行中
ＮＯＳＣＲ：ニューオシレータ レディビット
１＝クロックスイッチは進行中であり、ＮＯＳＣで選択された発振器はレディ状態
０＝クロックスイッチは進行中では無いか、ＮＯＳＣで選択された発振器が未準備
ＯＳＣＥＮ：発振器マニュアルイネーブルレジスタ
ＥＸＴＯＥＮ：外部オシレータ手動要求
１＝ＥＸＴＯＳＣが明示的に有効、ＦＥＸＴＯＳＣで指定された動作をする
０＝ＥＸＴＯＳＣは別のモジュールで有効にする事が出来る（デフォルト）
ＨＦＯＥＮ：
１＝ＨＦＩＮＴＯＳＣが明示的にイネーブルされ、ＯＳＣＦＲＱで指定された動作をする
０＝ＨＦＩＮＴＯＳＣは他のモジュールによって有効にされる（デフォルト）
ＯＦＯＥＮ：
１＝ＬＦＩＮＴＯＳＣが明示的に有効となる
０＝ＬＦＩＮＴＯＳＣは他のモジュールによって有効になる（デフォルト）
ＳＯＳＣＥＮ：
１＝セカンダリオシレータ（タイマ１）が明示的に有効とされ、
ＳＯＳＣＢＥおよびＳＯＳＣＰＷＲで指定された動作をする（デフォルト）
０＝セカンダリオシレータは他のモジュールによって有効となる
ＡＤＯＥＮ：
１＝ＡＤＯＳＣが明示的に有効となる
０＝ＡＤＯＳＣが他のモジュールによって有効とされる（デフォルト）
ＯＳＣＦＲＱ：ＨＦＩＮＴＯＳＣ周波数選択レジスタ
ＨＦＦＲＱ〈３：０〉 Nominal Freq．(MHZ) ２ｘＰＬＬ Freq(MHZ)
(NOSC = 110) (NOSC = 000)
００００ １ Reserved
０００１ ２ Reserved
００１０ Reserved Reserved
００１１ ４ Reserved
０１００ ８ １６
０１０１ １２ ２４
０１１０ １６ ３２
０１１１ ３２ Reserved
１ｘｘｘ ３２ Reserved
（２）新タイマ０（ＴＩＭＥＲ０）概要
ＴＭＲ０本体は１６ｂｉｔ化されている様で、ＴＭＲ０ＬとＴＭＲ０Ｈとにイメージされます。(注１)
それにプリスケーラが１５ｂｉｔ、ポストスケーラが４ｂｉｔとなっています。（注２）
これにより、高速クロックでも長時間タイマが設定できるようになりました。
タイマ０クロックソースも各種選択できます。
８ｂｉｔモードでのＴＭＲ０では、ＴＭＲ０ＬとＴＭＲ０Ｈとの比較が可能です。(注３)
割込み発生条件は２種類あり、ポストスケーラを通過して出力される（注４）
注１)
ＴＭＲ０本体は１６ｂｉｔ構成となった様ですが、下位８ｂｉｔはＴＭＲ０Ｌとしてアクセス可能
上位８ｂｉｔは直接アクセスできず、ＴＭＲ０Ｈを介して間接的にアクセスします。
ＴＭＲ０Ｈに書き込んでもＴＭＲ０上位８ｂｉｔにすぐには書き込まれません。
ＴＭＲ０Ｌに書き込むと、ＴＭＲ０ＨのデータがＴＭＲ０上位８ｂｉｔに転送されます。
読込の場合も同様で、ＴＭＲ０Ｌを読込むと、ＴＭＲ０上位８ｂｉｔデータがＴＭＲ０Ｈに転送される。
注２）
プリスケーラとポストスケーラは、下記の条件でクリアされる
ＴＭＲ０Ｌへの書き込み
Ｔ０ＣＯＮ０あるいはＴ０ＣＯＮ１への書き込み
任意（ＰＯＲ ｏｒ ／ＭＣＬＲ ｏｒ ＷＤＴＲ、ＢＯＲ・・・）のデバイス・リセット時
注３)
実際はＴＭＲ０ＬとＴＭＲ０Ｈとの比較が行われるのではないので注意
ＴＭＲ０ＬとＴＭＲ０上位８ｂｉｔとの比較なので、データ転送が行われないと正しく比較できません。
注４）
タイマ０割込みは以下の条件でＴＭＲ０ＩＦがセットされる
８ｂｉｔのＴＭＲ０ＬとＴＭＲ０Ｈが一致
１６ｂｉｔのＴＭＲ０がＦＦＦＦＨからロールオーバー
ただし、ポストスケーラビットが１：１にセットされた時に上記条件でＴＭＲ０ＩＦがセットされる
ポストスケーラがデバイダとして機能した場合、割込みも条件も分周される
１）関連ＳＦＲ（抜粋）
Ｔ０ＣＯＮ０：タイマ０制御レジスタ０
Ｔ０ＥＮ：ＴＭＲ０イネーブルビット
１＝モジュール イネーブル
０＝モジュール ディセーブル
Ｔ０－ＯＵＴ：ＴＭＲ０出力ビット（読み込み専用）
Ｔ０１６ＢＩＴ：ＴＭＲ０動作モード設定
１＝ＴＭＲ０は１６ｂｉｔモード
０＝ＴＭＲ０は８ｂｉｔモード
Ｔ０ＯＵＴＰＳ：ポストスケーラ（デバイダ）選択ビット
１１１１＝１：１６
１１１０＝１；１５
１１０１＝１：１４
１１００＝１：１３
１０１１＝１：１２
１０１０＝１；１１
１００１＝１：１０
１０００＝１：９
０１１１＝１：８
０１１０＝１：７
０１０１＝１：６
０１００＝１：５
００１１＝１：４
００１０＝１：３
０００１＝１：２
００００＝１：１
Ｔ０ＣＯＮ１：タイマ０制御レジスタ１
Ｔ０ＣＳ：ＴＭＲ０クロックソース選択ビット
１１１＝ＣＬＣ１
１１０＝ＳＯＳＣ
１０１＝Ｒｅｓｅｒｖｅｄ
１００＝ＬＦＩＮＴＯＳＣ
０１１＝ＨＦＩＮＴＯＳＣ
０１０＝Ｆｏｓｃ／４
００１＝Ｔ０ＣＫＩＰＰＳ（Ｉｎｖｅｒｅｄ）
０００＝Ｔ０ＣＫＩＰＰＳ（Ｔｒｕｅ）
Ｔ０ＡＳＹＮＣ：ＴＭＲ０入力非同期化イネーブルビット
１＝ＴＭＲ０カウンタ入力はシステムクロックと同期しない
０＝ＴＭＲ０カウンタ入力はＦｏｓｃ／４と同期する（通常はこれを選択）
Ｔ０ＣＫＰＳ：プリスケーラ選択ビット
１１１１＝１：３２７６８
１１１０＝１；１６８３４
１１０１＝１：８１９２
１１００＝１：４０９６
１０１１＝１：２０４８
１０１０＝１；１０２４
１００１＝１：５１２
１０００＝１：２５６
０１１１＝１：１２８
０１１０＝１：６４
０１０１＝１：３２
０１００＝１：１６
００１１＝１：８
００１０＝１：４
０００１＝１：２
００００＝１：１
ＴＭＲ０本体は１６ｂｉｔ化されている様で、ＴＭＲ０ＬとＴＭＲ０Ｈとにイメージされます。(注１)
それにプリスケーラが１５ｂｉｔ、ポストスケーラが４ｂｉｔとなっています。（注２）
これにより、高速クロックでも長時間タイマが設定できるようになりました。
タイマ０クロックソースも各種選択できます。
８ｂｉｔモードでのＴＭＲ０では、ＴＭＲ０ＬとＴＭＲ０Ｈとの比較が可能です。(注３)
割込み発生条件は２種類あり、ポストスケーラを通過して出力される（注４）
注１)
ＴＭＲ０本体は１６ｂｉｔ構成となった様ですが、下位８ｂｉｔはＴＭＲ０Ｌとしてアクセス可能
上位８ｂｉｔは直接アクセスできず、ＴＭＲ０Ｈを介して間接的にアクセスします。
ＴＭＲ０Ｈに書き込んでもＴＭＲ０上位８ｂｉｔにすぐには書き込まれません。
ＴＭＲ０Ｌに書き込むと、ＴＭＲ０ＨのデータがＴＭＲ０上位８ｂｉｔに転送されます。
読込の場合も同様で、ＴＭＲ０Ｌを読込むと、ＴＭＲ０上位８ｂｉｔデータがＴＭＲ０Ｈに転送される。
注２）
プリスケーラとポストスケーラは、下記の条件でクリアされる
ＴＭＲ０Ｌへの書き込み
Ｔ０ＣＯＮ０あるいはＴ０ＣＯＮ１への書き込み
任意（ＰＯＲ ｏｒ ／ＭＣＬＲ ｏｒ ＷＤＴＲ、ＢＯＲ・・・）のデバイス・リセット時
注３)
実際はＴＭＲ０ＬとＴＭＲ０Ｈとの比較が行われるのではないので注意
ＴＭＲ０ＬとＴＭＲ０上位８ｂｉｔとの比較なので、データ転送が行われないと正しく比較できません。
注４）
タイマ０割込みは以下の条件でＴＭＲ０ＩＦがセットされる
８ｂｉｔのＴＭＲ０ＬとＴＭＲ０Ｈが一致
１６ｂｉｔのＴＭＲ０がＦＦＦＦＨからロールオーバー
ただし、ポストスケーラビットが１：１にセットされた時に上記条件でＴＭＲ０ＩＦがセットされる
ポストスケーラがデバイダとして機能した場合、割込みも条件も分周される
１）関連ＳＦＲ（抜粋）
Ｔ０ＣＯＮ０：タイマ０制御レジスタ０
Ｔ０ＥＮ：ＴＭＲ０イネーブルビット
１＝モジュール イネーブル
０＝モジュール ディセーブル
Ｔ０－ＯＵＴ：ＴＭＲ０出力ビット（読み込み専用）
Ｔ０１６ＢＩＴ：ＴＭＲ０動作モード設定
１＝ＴＭＲ０は１６ｂｉｔモード
０＝ＴＭＲ０は８ｂｉｔモード
Ｔ０ＯＵＴＰＳ：ポストスケーラ（デバイダ）選択ビット
１１１１＝１：１６
１１１０＝１；１５
１１０１＝１：１４
１１００＝１：１３
１０１１＝１：１２
１０１０＝１；１１
１００１＝１：１０
１０００＝１：９
０１１１＝１：８
０１１０＝１：７
０１０１＝１：６
０１００＝１：５
００１１＝１：４
００１０＝１：３
０００１＝１：２
００００＝１：１
Ｔ０ＣＯＮ１：タイマ０制御レジスタ１
Ｔ０ＣＳ：ＴＭＲ０クロックソース選択ビット
１１１＝ＣＬＣ１
１１０＝ＳＯＳＣ
１０１＝Ｒｅｓｅｒｖｅｄ
１００＝ＬＦＩＮＴＯＳＣ
０１１＝ＨＦＩＮＴＯＳＣ
０１０＝Ｆｏｓｃ／４
００１＝Ｔ０ＣＫＩＰＰＳ（Ｉｎｖｅｒｅｄ）
０００＝Ｔ０ＣＫＩＰＰＳ（Ｔｒｕｅ）
Ｔ０ＡＳＹＮＣ：ＴＭＲ０入力非同期化イネーブルビット
１＝ＴＭＲ０カウンタ入力はシステムクロックと同期しない
０＝ＴＭＲ０カウンタ入力はＦｏｓｃ／４と同期する（通常はこれを選択）
Ｔ０ＣＫＰＳ：プリスケーラ選択ビット
１１１１＝１：３２７６８
１１１０＝１；１６８３４
１１０１＝１：８１９２
１１００＝１：４０９６
１０１１＝１：２０４８
１０１０＝１；１０２４
１００１＝１：５１２
１０００＝１：２５６
０１１１＝１：１２８
０１１０＝１：６４
０１０１＝１：３２
０１００＝１：１６
００１１＝１：８
００１０＝１：４
０００１＝１：２
００００＝１：１
実験・製作の記録TOPへ戻る